美国半导体企业博通公司的一位高管表示，基于最新的堆叠式芯片设计技术，公司预计到2027年将至少售出100万颗芯片。
博通产品营销副总裁Harish Bharadwaj告诉媒体，销量有望达到100万颗的芯片基于一种自主研发的技术方案：将两枚芯片上下堆叠，使不同的硅片紧密结合，从而显著提升芯片之间的数据传输速度。
日内早些时候，博通宣布已开始出货业内首款基于其3.5D eXtreme Dimension System in Package（XDSiP）平台的2纳米定制计算SoC。
作为一个经过验证的模块化、多维堆叠芯片平台，3.5D XDSiP结合了2.5D技术和采用面对面（F2F）技术的3D-IC集成。博通表示，3.5D XDSiP是下一代XPU的基础。
Bharadwaj表示，这种堆叠架构能帮助客户打造算力更强、能耗更低的芯片，以满足人工智能软件日益增长的计算需求，“现在几乎我们所有客户都在采用这项技术。”
据了解，博通大约花了五年时间打基础、反复测试各种方案，才最终实现商业化落地。工程师目前正研发更先进的设计，目标是实现最多八层、每层两枚芯片的堆叠结构。
博通通常并不独立设计完整的AI芯片，而是与客户合作：博通工程师会把早期设计转化为可制造的物理版图，再交由台积电等制造商进行生产。
企业可以根据需求，灵活搭配台积电的不同制程与博通的堆叠技术，两枚芯片会在制造过程中直接融合为一体。
目前，其首位客户富士通（Fujitsu）已开始制作工程样片测试该设计，并计划于今年晚些时候量产这种堆叠式芯片。
富士通正在利用这项新技术开发一款数据中心芯片。该芯片由台积电采用最先进的2纳米工艺制造，并与一枚5纳米芯片进行融合封装。
博通目前还有多个堆叠式设计正在推进中，预计今年下半年将再推出两款相关产品，并计划在2027年再提供三款样片。
受益于与谷歌等公司的定制化合作，博通的芯片业务实现显著增长。公司预计，其AI芯片收入在本财年第一季度将同比翻倍至82亿美元。
光瑞网提示：文章来自网络，不代表本站观点。
